#### " POWERED BY Dialog

# SEMICONDUCTOR DEVICE AND ITS MANUFACTURE, POWER AMPLIFIER, AND WIRELESS COMMUNICATION DEVICE

Publication Number: 2000-349095 (JP 2000349095 A), December 15, 2000

#### **Inventors:**

- HASE ICHIRO
- TSUKAMOTO HIRONORI
- NAKAMURA MITSUHIRO

#### **Applicants**

SONY CORP

**Application Number:** 11-158164 (JP 99158164), June 04, 1999

#### **International Class:**

- H01L-021/337
- H01L-029/808
- H03F-003/213
- H04B-007/26

#### Abstract:

PROBLEM TO BE SOLVED: To manufacture a semiconductor device easily with good controllability which can be easily operated by a single power source and has an excellent distortion property, high power efficiency, and improved performance. SOLUTION: A second barrier layer 22 made of AlGaAs, a channel layer 23 made of undoped InGaAs, a first barrier layer 24 made of AlGaAs, and a surface layer 25 made of GaAs, are laminated in sequence on a substrate 11. In response to a gate electrode 15, a p-type layer 26a made of p-type AlGaAs is buried in the first barrier layer 24, and a p-type contact layer 26b made of p-type GaAs is buried in the surface layer 25. The p-type layer 26a can increase a built-in voltage. The p-type contact layer 26b can reduce the contact resistance with the gate electrode 15 and prevent the oxidation of the p-type layer 26a. COPYRIGHT: (C)2000,JPO

#### **JAPIO**

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 6763224

# 拒絶引用S 07 Po 804W000

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349095 (P2000-349095A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
H01L	21/337		HO1L 2	29/80	C 5F102
	29/808	·	H03F	3/213	5 J O 9 1
H03F	3/213		H 0 4 B	7/26	L 5K067
H 0 4 B	7/26				
			審査請求	未請求。請求項の製	(39 OL (全23頁)
(21)出願番号		特願平11-158164	(71)出願人	000002185 ソニー株式会社	
(22)出願日		平成11年6月4日(1999.6.4)		東京都品川区北品川	6丁目7番35号
			(72)発明者	長谷 伊知郎	
				東京都品川区北品川	6丁目7番35号 ソニ
				一株式会社内	
			(72)発明者	塚本 弘範	•
				東京都品川区北品川 一株式会社内	6丁目7番35号 ソニ
•			(74)代理人	100098785	
				弁理士 藤島 洋一	-郎
			1		


最終頁に続く

#### (54) 【発明の名称】 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置

#### (57)【要約】

【課題】 単一電源で容易に動作させることができ、歪み特性に優れ、かつ高い電力付加効率を有する半導体素子を実現するにあたり、容易かつ制御性よく製造することができると共に、その性能を向上させることができるようにする。

【解決手段】 基板11の上にA1GaAsよりなる第2の障壁層22,undope-InGaAsよりなるチャネル層23,A1GaAsよりなる第1の障壁層24,GaAsよりなる表面層25を順次積層する。ゲート電極15に対応してAp型1GaAsよりなるp型層26aを第1の障壁層24に埋め込んで形成し、p型GaAsよりなるp型コンタクト層26bを表面層25に埋め込んで形成する。p型層26aによりビルトイン電圧を大きくすることができる。p型コンタクト層26bによりゲート電極15との接触抵抗を小さくすることができると共に、p型層26aの酸化を防止することができる。



2

#### 【特許請求の範囲】

【請求項1】 ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子であって、

前記ソース電極と前記ドレイン電極との間の電流通路で あり半導体よりなるチャネル層と、

このチャネル層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層と、この第1導電型層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたことを特徴とする半導体素子。

【請求項2】 前記チャネル層は、インジウムおよびガリウムからなる群のうちの少なくとも1種のIII族元素と、ヒ素および窒素からなる群のうちの少なくとも1種のV族元素とを含むIII-V族化合物半導体よりなることを特徴とする請求項1記載の半導体素子。

【請求項3】 前記チャネル層は、III族元素におけ 20 るインジウムの組成比が0.1以上のInGaAs混晶よりなることを特徴とする請求項1記載の半導体素子。

【請求項4】 前記チャネル層の厚さは、5 n m以上2 0 n m以下であることを特徴とする請求項1記載の半導体素子。

【請求項5】 前記第1導電型層の第1導電型不純物濃度および前記第1導電型コンタクト層の第1導電型不純物濃度は、それぞれ1×10<sup>18</sup> c m<sup>-3</sup>以上であることを特徴とする請求項1記載の半導体素子。

【請求項6】 前記第1導電型層は、インジウム,アル 30 ミニウムおよびガリウムからなる群のうちの少なくとも 1種のIII族元素と、ヒ素およびリンからなる群のうちの少なくとも1種のV族元素とを含むIII-V族化合物半導体よりなることを特徴とする請求項1記載の半導体素子。

【請求項7】 前記第1導電型コンタクト層は、III - V族化合物半導体であるG a A s よりなることを特徴 とする請求項1記載の半導体素子。

【請求項8】 前記第1導電型不純物は亜鉛,炭素,マグネシウムおよびベリリウムからなる群のうちの少なくとも1種のp型不純物、またはセレン,ケイ素,ゲルマニウム,スズおよび硫黄からなる群のうちの少なくとも1種のn型不純物であることを特徴とする請求項1記載の半導体素子。

【請求項9】 更に、前記チャネル層と前記第1導電型層との間に設けられ、前記チャネル層よりも小さな電子親和力および広いバンドギャップを有する半導体よりなる第1の障壁層を備えたことを特徴とする請求項1記載の半導体素子。

【請求項10】 前記第1の障壁層は、インジウム、ア 50

ルミニウムおよびガリウムからなる群のうちの少なくとも1種のIII族元素と、ヒ素およびリンからなる群のうちの少なくとも1種のV族元素とを含むIII-V族化合物半導体よりなることを特徴とする請求項9記載の半導体素子。

【請求項11】 前記第1の障壁層は、III族元素におけるアルミニウムの組成比が0.25以下のA1GaAs混晶よりなることを特徴とする請求項9記載の半導体素子。

【請求項12】 更に、前記第1の障壁層の前記チャネル層と反対側に設けられ、半導体よりなる表面層を備えたことを特徴とする請求項9記載の半導体素子。

【請求項13】 前記第1導電型層は前記第1の障壁層に対して埋め込まれており、前記第1導電型コンタクト層は前記表面層に対して埋め込まれていることを特徴とする請求項12記載の半導体素子。

【請求項14】 前記表面層は第2導電型不純物を含む 第2導電型半導体よりなることを特徴とする請求項13 記載の半導体素子。

【請求項15】 前記表面層の第2導電型不純物濃度は 1×10<sup>18</sup> cm<sup>-3</sup>以上であることを特徴とする請求項14記載の半導体素子。

【請求項16】 前記表面層は、前記ソース電極と前記 ゲート電極との間および前記ソース電極と前記ドレイン 電極との間に電圧をそれぞれ印加しない状態においてキャリアが空乏化していることを特徴とする請求項14記 載の半導体素子。

【請求項17】 前記表面層の厚さは35 n m以下であることを特徴とする請求項13記載の半導体素子。

【請求項18】 前記表面層は、前記第1の障壁層と前 記第1導電型層との間に設けられたことを特徴とする請 求項12記載の半導体素子。

【請求項19】 前記表面層は、不純物濃度が2×10 <sup>17</sup> cm<sup>-3</sup> 以下であることを特徴とする請求項18記載の 半導体素子。

【請求項20】 更に、

前記ソース電極と前記チャネル層との間に前記第1の障 壁層に対応して設けられ、前記ソース電極と前記チャネ ル層とを電気的に接続するためのソース層と、

o このソース層と前記ソース電極との間に前記表面層に対応して設けられたソースコンタクト層と、

前記ドレイン電極と前記チャネル層との間に前記第1の 障壁層に対応して設けられ、前記ドレイン電極と前記チャネル層とを電気的に接続するためのドレイン層と、

このドレイン層と前記ドレイン電極との間に前記表面層 に対応して設けられたドレインコンタクト層とを備えた ことを特徴とする請求項12記載の半導体素子。

【請求項21】 前記ソース層,前記ソースコンタクト層,前記ドレイン層および前記ドレインコンタクト層は、第2導電型不純物を含む第2導電型半導体によりそ

3

れぞれ構成されたことを特徴とする請求項20記載の半 導体素子。

【請求項22】 前記ソース層および前記ドレイン層は、前記第1の障壁層よりも大きな電子親和力および狭いバンドギャップを有する半導体によりそれぞれ構成されると共に、前記ソースコンタクト層および前記ドレインコンタクト層は、前記表面層よりも大きな電子親和力および狭いバンドギャップを有する半導体によりそれぞれ構成されたことを特徴とする請求項20記載の半導体素子。

【請求項23】 更に、前記チャネル層の前記第1の障壁層と反対側に設けられ、前記チャネル層よりも小さな電子親和力および広いバンドギャップを有する半導体よりなる第2の障壁層を備えたことを特徴とする請求項9記載の半導体素子。

【請求項24】 前記第1の障壁層および前記第2の障壁層は、不純物濃度が $2 \times 10^{17}$  c m- $^3$ 以下の高抵抗領域をそれぞれ有することを特徴とする請求項23記載の半導体素子。

【請求項25】 前記第1の障壁層および前記第2の障 20 壁層の少なくとも一方は、1×10<sup>18</sup> cm<sup>-3</sup> 以上の第2 導電型不純物を含むキャリア供給領域を有することを特徴とする請求項23記載の半導体素子。

【請求項26】 前記第2の障壁層はIII-V族化合物半導体であるAIGaAs混晶よりなることを特徴とする請求項23記載の半導体素子。

【請求項27】 前記チャネル層, 前記第1導電型層および前記第1導電型コンタクト層を含み、かつ前記ソース電極, 前記ドレイン電極および前記ゲート電極がそれぞれ接触して設けられる半導体層を備えると共に、この半導体層のうち前記ソース電極, 前記ドレイン電極および前記ゲート電極がそれぞれ接触する表面は段差が70 nm以下の実質的な平坦面であることを特徴とする請求項1記載の半導体素子。

【請求項28】 ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子の製造方法であって、ソース電極とドレイン電極との間の電流通路として半導体よりなるチャネル層を形成する工程と、

ゲート電極に対応してチャネル層とゲート電極との間に、チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半 導体よりなる第1導電型層を形成する工程と、

ゲート電極に対応して第1導電型層とゲート電極との間に、第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層を形成する工程とを含むことを特徴とする半導体素子の製造方法。

【請求項29】 拡散法, エピタキシャル法またはイオン注入法により、第1導電型コンタクト層および第1導電型層に第1導電型不純物をそれぞれ導入することを特 50

徴とする請求項28記載の半導体素子の製造方法。

【請求項30】 第1導電型不純物として亜鉛を拡散法により導入することを特徴とする請求項29記載の半導体素子の製造方法。

【請求項31】 更に、チャネル層と第1導電型層との間に、チャネル層よりも小さな電子親和力および広いバンドギャップを有する半導体よりなる第1の障壁層を形成する工程を含むことを特徴とする請求項28記載の半導体素子の製造方法。

【請求項32】 更に、第1導電型層のチャネル層と反対側に、半導体よりなる表面層を形成する工程を含むことを特徴とする請求項31記載の半導体素子の製造方法。

【請求項33】 更に、

ソース電極とチャネル層との間にソース電極とチャネル 層とを電気的に接続するためのソース層を形成する工程 と、

ソース層とソース電極との間に表面層に対応してソース コンタクト層を形成する工程と、

ドレイン電極とチャネル層との間にドレイン電極とチャネル層とを電気的に接続するためのドレイン層を形成する工程と、

ドレイン層とドレイン電極との間に表面層に対応してドレインコンタクト層を形成する工程とを更に含むことを 特徴とする請求項32記載の半導体素子の製造方法。

【請求項34】 ソース層,第1の障壁層,第1導電型層およびドレイン層の各形成予定領域に同一工程により半導体層を形成したのち、この半導体層の一部に第1導電型不純物を導入することにより第1導電型層を第1の障壁層に埋め込んで形成すると共に、ソースコンタクト層,表面層,第1導電型コンタクト層およびドレインコンタクト層の各形成予定領域に同一工程により半導体層を形成したのち、この半導体層の一部に第1導電型不純物を導入することにより第1導電型コンタクト層を表面層に埋め込んで形成することを特徴とする請求項33記載の半導体素子の製造方法。

【請求項35】 ソース層,第1の障壁層,第1導電型層およびドレイン層の各形成予定領域に同一工程により第1導電型不純物を導入して半導体層を形成したのち、この半導体層の一部に第2導電型不純物を導入することにより第1導電型層を第1の障壁層に埋め込んで形成すると共に、ソースコンタクト層,表面層,第1導電型コンタクト層およびドレインコンタクト層の各形成予定領域に同一工程により第1導電型不純物を導入して半導体層を成長させたのち、この半導体層の一部に第2導電型不純物を導入することにより第1導電型コンタクト層を表面層に埋め込んで形成することを特徴とする請求項33記載の半導体素子の製造方法。

【請求項36】 第2導電型不純物を導入することおよび金属と半導体とを合金化させることのうちの少なくと

も一方により、ソース層、ソースコンタクト層、ドレイン層およびドレインコンタクト層をそれぞれ形成することを特徴とする請求項33記載の半導体素子の製造方法。

【請求項37】 ソース層,ソースコンタクト層,ドレイン層およびドレインコンタクト層をそれぞれ形成したのち、ソース電極およびドレイン電極をそれぞれ形成することを特徴とする請求項33記載の半導体素子の製造方法。

【請求項38】 ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子を用いた電力増幅器であって、

前記半導体素子は、前記ソース電極と前記ドレイン電極との間の電流通路であり半導体よりなるチャネル層と、このチャネル層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層と、この第1導電型層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたことを特徴とする電力増幅器。

【請求項39】 ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子を用いた無線通信装置であって、

前記半導体素子は、前記ソース電極と前記ドレイン電極との間の電流通路であり半導体よりなるチャネル層と、このチャネル層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記チャネル層よりも小さな電 30子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層と、この第1導電型層と前記ゲート電極との間に前記ゲート電極に対応して設けられ、前記第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたことを特徴とする無線通信装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ソース電極とドレ 40 イン電極との間にゲート電極および半導体よりなるチャネル層がそれぞれ設けられた半導体素子およびその製造方法ならびにそれを用いた電力増幅器および無線通信装置に関する。

#### [0002]

【従来の技術】PHS (Personal Handiphone System) あるいはPDC (Personal Digital Cellular ) などの 移動体通信システムにおいては、一般に、無線携帯端末の小型化、低コスト化およびバッテリーの長寿命化など が強く求められてきた。これらを実現するためには、例 50

えば、送信用パワーアンプおよびそれを構成するパワートランジスタがより高い電流密度で動作すること、およびより高い電力付加効率を有すること(高効率)が必要とされ、更に最近では、正電源だけで動作が可能であることが強く望まれている。また、最近のCDMA(Code Division Multiple Access)あるいはW-CDMA

(Wideband Code Division Multiple Access) などの通信品質の向上を図ることができる新しいデジタル無線通信方式においては、更に、上記パワーアンプおよびそれを構成するパワートランジスタが低歪み性能にも優れたものであることが要求されている。

【0003】従って、無線携帯端末用のパワートランジスタにおいては、低歪み高効率性能に優れていること、高い電流密度を実現できること、エンハンスメントモードで動作させやすいことなどが重要となる。特に、上記パワートランジスタをエンハンスメントモードで動作させることができれば、正電源だけでの動作が可能となるだけでなく、ドレインスイッチが不要となるというメリットも生じる。

【0004】現在、このようなパワーアンプ用として実用化されている、あるいは実用化のために研究開発されているデバイスには、pn接合ゲート型電界効果トランジスタ(JFET; Junction Field Effect Transistor),ショットキー障壁ゲート型電界効果トランジスタ(MESFET; Metal-Semiconductor Field Effect Transistor)およびヘテロ接合電界効果トランジスタ(HFET; Heterojunction Field Effect Transistor)などがある。

#### [0005]

【発明が解決しようとする課題】しかしながら、これらの各FETでは、低歪み性能に優れ、高い電力付加効率を有し、かつ単一電源動作が可能なパワーアンプを得ることが難しいという問題があった。この問題を解決する方法としては、例えば、ゲート電極に対応してp型層を設けたpn接合ゲート型へテロ接合形電界効果トランジスタ(JHFET)構造とすることが考えられる(特願平9-249217号公報参照)。

【0006】図15にこのJHFETの一構成例を示す。このJHFETは、半絶縁性の単結晶GaAsよりなる基板211の上にバッファ層221を介してA1GaAs混晶よりなる第2の障壁層222、InGaAs混晶よりなるチャネル層223およびA1GaAs混晶よりなる第1の障壁層224が順次積層され、この第1の障壁層224にp型不純物を高濃度に含むA1GaAs混晶よりなるp型層226が埋め込まれた構造とされている。p型層226の上にはゲート電極215が設けられ、第1の障壁層224の上にはゲート電極215を間に挟むようにGaAsよりなるキャップ層229を介してソース電極213およびドレイン電極214がそれぞれ設けられている。ソース電極213、ドレイン電極

214およびゲート電極215の間には絶縁膜212が 形成されている。

【0007】このJHFETは、例えば、基板211の上に、バッファ層221,第2の障壁層222,チャネル層223,第1の障壁層224およびキャップ層229を順次積層したのち、ゲート電極215の形成予定領域に対応してキャップ層229を選択的に除去して第1の障壁層224を露出させ、p型不純物を拡散させてp型層226を形成することにより製造される。

【0008】このようなJHFETによれば、ゲート電 10極215に対応してp型層226を設けているので、ショットキー接合ゲートを用いた従来のFETに比べてビルトイン電圧が大きく、ゲート電極215に大きな正電圧を印加することができる。特に、第1の障壁層224 およびp型層226を広いバンドギャップを有するA1GaAs混晶によりそれぞれ構成しているので、ゲート電圧Vgを例えば1.2V以上印加しても、チャネル層223から見たゲート電極215方向の障壁を十分な高さに保つことができ、ゲートリーク電流を抑制することができる。従って、容易に正電源のみで動作させることができる。

【0009】また、このJHFETによれば、p型層226を第1の障壁層224に対して埋め込んでいるので、リセスゲート構造を用いた従来のFETに比べてソース抵抗を容易に低減させることができる。よって、いわゆるオン抵抗も容易に低減させることができ、電力付加効率を高める点で有利である。この効果は、エンハンスメントモードにおいて特に有効に働き、エンハンスメントモードで動作させることが容易となる。

【0010】更に、このJHFETによれば、チャネル層223と第1の障壁層224との伝導帯端の不連続量が大きいので、電流密度も高くすることができると共に、加えて、上述したようにゲート電極215に大きな正電圧を印加することもできるので、ゲート・ソース間容量Cgsおよび相互コンダクタンスGmの変動がゲート電圧Vgの広い範囲に渡って少なく、優れた歪み特性を得ることができる。

【0011】すなわち、このJHFETによれば従来の問題点を解決することができる。しかし、このJHFETは、製造の際に、第1の障壁層224の上に形成した40キャップ層229をゲート電極215の形成予定領域に対応して選択的に除去し、第1の障壁層224を露出させているので、特性面および製造の容易さに関し、次のような問題点が存在する。

【0012】まず、第1に、GaAsよりなるキャップ 層229とAlGaAs混晶よりなる第1の障壁層22 4との選択エッチング比を100以上とすることは可能 であるが、エッチング量の精密制御および再現性の点で はまだ十分と言えず、ゲート電極215とチャネル層2 23との間の距離を高い精度で制御することは容易では 50 ない。

【0013】第2に、キャップ層229の一部を除去することによりキャップ層229の表面とp型層226の表面との間に段差が生じてしまい、それ以降の製造工程において不都合が生じやすくなる。例えば、絶縁膜212に開口を形成する際のリソグラフィ工程において焦点が合わせにくくなる。

8

【0014】第3に、第1の障壁層224をA1GaAs混晶により構成しているので、第1の障壁層224の表面が比較的酸化されやすく、p型層226を形成する工程の制御性が悪化しやすい。

【0015】第4に、p型層226をA1GaAs混晶により構成しているので、例えば、GaAsにより構成する場合に比べてゲート電極215との接触抵抗が大きくなってしまう。これは、一般に同一の条件で作製した場合、GaAsよりもA1GaAs混晶の方が離くなること、およびGaAsよりもA1GaAs混晶の方が酸化されやすいことなどによるものと考えられる。

【0016】なお、これらのうち第3および第4の問題点は、例えば、第1の障壁層およびp型層をGaAsによりそれぞれ構成するようにすれば改善することができるが(特願Y9-249217号公報参照)、そのように構成すると、p型層をAlGaAs混晶により構成する場合に比べてビルトイン電圧が小さくなってしまい、ゲート電極に印加できる最大電圧も低下してしまう。

【0017】本発明はかかる問題点に鑑みてなされたもので、その目的は、単一電源で容易に動作させることができ、歪み特性に優れ、かつ高い電力付加効率を有する半導体素子を実現するにあたり、容易かつ制御性よく製造することができると共に、その性能を向上させることができる半導体素子およびその製造方法ならびにそれを用いた電力増幅器および無線通信装置を提供することにある。

#### [0018]

【課題を解決するための手段】本発明による半導体素子は、ソース電極とドレイン電極との間にゲート電極が設けられたものであって、ソース電極とドレイン電極との間の電流通路であり半導体よりなるチャネル層と、このチャネル層とゲート電極との間にゲート電極に対応して設けられ、チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型層と、この第1導電型層とゲート電極との間にゲート電極に対応して設けられ、第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたものである

【0019】本発明による半導体素子の製造方法は、ソース電極とドレイン電極との間にゲート電極が設けられ

10

た半導体素子を製造するものであって、ソース電極とドレイン電極との間の電流通路として半導体よりなるチャネル層を形成する工程と、ゲート電極に対応してチャネル層とゲート電極との間に、チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層を形成する工程と、ゲート電極に対応して第1導電型層とゲート電極との間に、第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層を形成する工程とを含むものである。

【0020】本発明による電力増幅器および無線通信装置は、それぞれ、ソース電極とドレイン電極との間にゲート電極が設けられた半導体素子を用いたものであって、半導体素子は、ソース電極とドレイン電極との間の電流通路であり半導体よりなるチャネル層と、このチャネル層とゲート電極との間にゲート電極に対応して設けられ、チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型層と、この第1導電型層とゲート電極との間にゲート電極に対応して設けられ、第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層とを備えたものである。【0021】木発明による半道体表子では、ゲート電極

【0021】本発明による半導体素子では、ゲート電極に電圧が印加されると、チャネル層におけるキャリア数が変化し、チャネル層を流れる電流が変調される。ここでは、第1導電型層と共に、この第1導電型層とゲート電極との間に第1導電型層よりも大きな電子親和力および狭いバンドギャップを有する第1導電型コンタクト層が設けられているので、大きなビルトイン電圧が得られると共に、第1導電型層および第1導電型コンタクト層とゲート電極との接触抵抗が小さくなっている。

【0022】本発明による半導体素子の製造方法では、ソース電極とドレイン電極との間の電流通路として半導体よりなるチャネル層が形成される。また、ゲート電極に対応してチャネル層とゲート電極との間に、チャネル層よりも小さな電子親和力および広いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型層が形成される。更に、ゲート電極に対応して第1導電型層とゲート電極との間に、第1導電型層よりも大きな電子親和力および狭いバンドギャップを有し第1導電型不純物を含む第1導電型半導体よりなる第1導電型コンタクト層が形成される。

【0023】本発明による電力増幅器および無線通信装置はそれぞれ本発明の半導体素子を用いたものである。 【0024】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の実施の形態においては、第1導電型がp型、第2導電型がn型 50

の場合について説明する。すなわち、以下の実施の形態においてp型層は本発明の第1導電型層に、p型コンタクト層は第1導電型コンタクト層に、p型不純物は第1導電型不純物に、p型半導体層は第1導電型半導体層に、n型不純物は第2導電型不純物に、n型半導体層は第2導電型半導体層にそれぞれ該当する。

【0025】(第1の実施の形態)図1は、本発明の第1の実施の形態に係る半導体素子の構造を表すものである。この半導体素子は、例えば、半絶縁性の単結晶GaAsよりなる基板11の一面に形成されたIII-V族化合物半導体よりなる半導体層20を備えている。この半導体層20の基板11と反対側の表面には、絶縁膜12と共に、この絶縁膜12に離間して形成された開口12a,12bを介してソース電極13およびドレイン電極14が半導体層20に接触してそれぞれ設けられている。ソース電極13とドレイン電極14との間の半導体層20の表面には、絶縁膜12に形成された開口12cを介してゲート電極15が半導体層20に接触して設けられている。

【0026】半導体層20は、例えば、基板11の側から順に積層されたバッファ層21,第2の障壁層22,チャネル層23,第1の障壁層24および表面層25を有している。バッファ層21は、例えば、積層方向の厚さ(以下、単に厚さと言う)が500nmであり、不純物を意図的には添加しないundope-GaAs(undope-は不純物を意図的には添加しないことを表す;以下同じ)により構成されている。

【0027】第2の障壁層22は、例えば、厚さ200 nmの高抵抗領域22aと、厚さ3nmのキャリア供給 領域22bと、厚さ2nmの高抵抗領域22cとがバッ ファ層21の側から順に積層された構造を有しており、 チャネル層23よりも小さな電子親和力および広いバン ドギャップを有するIII-V族化合物半導体により構 成されている。このようにチャネル層23よりも電子親 和力を小さくするのは、チャネル層23にキャリアであ る電子を閉じ込めるためであり、チャネル層23よりも バンドギャップを広くするのは、狭いとチャネル層23 に閉じ込めるキャリアと異なるキャリアの正孔が第2の 障壁層22に占有しやすくなり、動作に悪影響を及ぼし てしまうからである。例えば、チャネル層23が後述す るようにInGaAs混晶などにより構成される場合に は、第2の障壁層22はA1GaAs混晶などにより構 成されることが好ましい。なお、ここでは、III族元 素におけるアルミニウム(A1)の組成比が0.23の Alo.23 Gao.77 As混晶により構成されている。

【0028】第2の障壁層22における高抵抗領域22 a,22cは、不純物濃度が低く高抵抗の領域であり、 例えば、不純物が添加されていないか、または低濃度の n型不純物が添加されていても良い。高抵抗領域22 a,22cの不純物濃度は、例えば、2×10<sup>17</sup> cm<sup>-3</sup> 以下であることが好ましい。不純物濃度がこれよりも大きくなると、チャネル層 23 を走行する電子の速度が著しく低下してしまうからである。第2の障壁層 22 におけるキャリア供給領域 22 bは、n型不純物を高濃度に例えば  $1\times10^{18}$  c  $m^{-3}$  以上含む領域であり、ここでは、n型不純物としてケイ素(Si)が  $1.2\times10^{12}$  c  $m^{-2}$  程度添加されている。

【0029】チャネル層23は、ソース電極13とドレイン電極14との間の電流通路であり、第2の障壁層22および第1の障壁層24よりも大きな電子親和力および狭いバンドギャップを有するIII-V族化合物半導体により構成されている。電子親和力が大きくバンドギャップが狭いIII-V族化合物半導体としては、III族であるインジウム(In)およびガリウム(Ga)からなる群のうちの少なくとも1種と、V族元素であるヒ素(As)とを含むものがある。ここでは、例えば、III族元素におけるインジウムの組成比が0.2の不純物を添加しないundope-Ino2 Gao.8 As混晶により構成されている。これにより、チャネル層23には、第2の障壁層22のキャリア供給領域22bおよび後述する第1の障壁層24のキャリア供給領域24bから供給された電子が蓄積されるようになっている。

【0030】ちなみに、チャネル層23をInGaAs 混晶により構成する場合には、III族元素におけるイ ンジウムの組成比を 0. 1以上とすることが好ましい。 インジウムの組成比が高いほど電子親和力が大きくバン ドギャップが狭くなるので、インジウムの組成比を 0. 1以上とすれば、第2の障壁層22とチャネル層23と の間、および第1の障壁層24とチャネル層23との間 における伝導帯端の差をそれぞれ十分に大きくすること ができるからである。また、チャネル層23の厚さは、 5 nm以上20 nm以下であることが好ましい。5 nm よりも薄いとチャネル層23と第1の障壁層24との間 の界面の凹凸、およびチャネル層23と第2の障壁層2 2との間の界面の凹凸により、キャリアの走行が妨げら れやすく、結果としてキャリアの移動度が低下してしま うからであり、20nmよりも厚いとチャネル層23の 結晶性が低下してしまうからである。

【0031】第1の障壁層24は、例えば、厚さ2nmの高抵抗領域24aと、厚さ6nmのキャリア供給領域24bと、厚さ72nmの高抵抗領域24cとがチャネル層23の側から順に積層された構造を有しており、チャネル層23よりも小さな電子親和力および広いバンドギャップを有するIIIーV族化合物半導体により構成されている。このようにチャネル層23よりも電子親和力を小さくバンドギャップを広くするのは、第2の障壁層22と同様に、チャネル層23に電子を閉じ込めると共に、第1の障壁層24における正孔の占有を防止するためである。例えば、チャネル層23がInGaAs混晶などにより構成される場合には、第1の障壁層24は50

インジウム,アルミニウムおよびガリウムからなる群のうちの少なくとも1種のIII族元素と、ヒ素およびリン(P)からなる群のうちの少なくとも1種のV族元素とを含むIII-V族化合物半導体により構成されることが好ましく、具体的には、InGaP混晶,AlInGaP混晶,AlInGaP混晶,AlInGaP混晶,AlInGaP混晶,AlInGaP混晶。

【0032】ちなみに、第1の障壁層24をA1GaA s 混晶により構成する場合には、III族元素における アルミニウムの組成比を0.25以下とすることが好ま しい。アルミニウムの組成比が高くなるといわゆるソー ス抵抗が大きくなってしまうと共に、後述するp型層2 6 a を p 型不純物の拡散により形成する際に拡散速度が 速くなり制御性が悪くなってしまうからである。また、 ここでは、第2の障壁層22と第1の障壁層24とを同 一組成のA 1 0.23 G a 0.77 A s 混晶によりそれぞれ構成 するようにしたが、互いに異なった組成のAIGaAs 混晶によりそれぞれ構成するようにしてもよい。第1の 障壁層24はソース抵抗を小さくするためにIII族元 素におけるアルミニウムの組成比が0.25以下である ことが好ましいが、第2の障壁層22においてはその必 要はなく、第2の障壁層22を流れる電流成分を抑制す るという観点からはむしろアルミニウムの組成比が少し 高い方が好ましい場合もあるからである。

【0033】第1の障壁層24における高抵抗領域24 a,24 cは、不純物濃度が低く高抵抗の領域であり、例えば、不純物が添加されていないか、または低濃度の n型不純物が添加されていても良い。これら高抵抗領域24 a,24 cの不純物濃度は後述するp型層26 a よりも低く、例えば、 $2\times10^{17}$  cm<sup>-3</sup>以下であることが好ましい。高抵抗領域24 a における不純物濃度がこれよりも大きくなると、チャネル層23を走行する電子の速度が著しく低下してしまい、高抵抗領域24 c における不純物濃度がこれよりも大きくなると、ゲート耐圧が著しく低下してしまうからである。第1の障壁層24におけるキャリア供給領域24 b は、n型不純物を高濃度に例えば $1\times10^{18}$  cm<sup>-3</sup>以上含む領域であり、ここでは、n型不純物としてケイ素が $2.4\times10^{12}$  cm<sup>-2</sup>程度添加されている。

【0034】表面層25は、例えば、後述するp型コンタクト層26bと材料および組成が同一の半導体により構成されている。すなわち、後述するように、第1の障壁層24よりも大きな電子親和力および狭いバンドギャップを有するIII-V族化合物半導体により構成されている。また、表面層25は、n型半導体により構成されることが好ましく、そのn型不純物濃度は、第1の障壁層24の高抵抗領域24cよりも高く、例えば、1×1018cm-3以上であることが好ましい。n型不純物を

高濃度に含むことによりチャネル層23のうち表面層25に対応する領域における電子の空乏化を抑制することができ、いわゆるソース抵抗を低減することができるからである。

【0035】更に、表面層25の厚さは例えば35nm以下と薄くされていることが好ましい。これにより、表面層25は、ソース電極13とゲート電極15との間およびソース電極13とドレイン電極14との間に電圧をそれぞれ印加しない状態においてキャリアが空乏化し、n型不純物を高濃度に含んでいても、ゲート電極15とドレイン電極14との間における逆方向の耐圧性を確保することができるからである。なお、ここでの表面層25は、例えば、厚さが10nmであり、n型不純物としてケイ素を4×10<sup>18</sup> cm<sup>-3</sup> 程度添加したn型GaAsにより構成されている。

【0036】半導体層20は、また、ソース電極13とドレイン電極14との間の領域におけるチャネル層23とゲート電極15との間にゲート電極15に対応して設けられたp型層26aとp型コンタクト層26bとを有している。p型層26aは、p型不純物を含みかつチャネル層23よりも小さな電子親和力および広いバンドギャップを有するp型III-V族化合物半導体により構成されている。例えば、チャネル層23がInGaAs混晶などにより構成される場合には、インジウム、アルミニウムおよびガリウムからなる群のうちの少なくとも1種のIII族元素と、ヒ素およびリンからなる群のうちの少なくとも1種のV族元素とを含むIII-V族化合物半導体により構成されることが好ましい。

【0037】また、p型層26aは、例えば、第1の障壁層24の高抵抗領域24cに埋め込まれた状態で高抵抗領域24cとゲート電極15との間に設けられており、高抵抗領域24cの一部と同一工程で成長させた半導体成長層にp型不純物を拡散することにより形成されている。すなわち、このp型層26aは、第1の障壁層24と材料および組成が同一の半導体により構成されている。ここでは、例えば、厚さが60nmであり、p型不純物として亜鉛を1×10<sup>19</sup>cm<sup>-3</sup>程度含むp型A10.23 Ga0.77 As混晶により構成されている。なお、p型層26aのp型不純物濃度は、例えば、1×10<sup>18</sup>cm<sup>-3</sup>以上であることが好ましい。

【0038】p型コンタクト層26bは、p型層26aよりも大きな電子親和力および狭いバンドギャップを有するIII-V族化合物半導体により構成されている。これにより、p型層26aおよびp型コンタクト層26bとゲート電極15との接触抵抗は小さくなり、また、p型層26aの酸化も防止されるようになっている。例えば、p型層26aがA1GaAs混晶などにより構成される場合には、このp型コンタクト層26bはGaAsにより構成されることが好ましい。

【0039】また、p型コンタクト層26bは、例え

ば、表面層 25 に埋め込まれた状態で p 型層 26 a およびゲート電極 15 に隣接してそれらの間に設けられており、表面層 25 と同一の工程で成長させた半導体成長層に p 型不純物を拡散することにより形成されている。すなわち、 p 型コンタクト層 26 b は、表面層 25 と材料および組成が同一の厚さを有しており、表面層 25 と材料および組成が同一の半導体により構成されている。ここでは、例えば、厚さが 10 n m であり、 p 型不純物として亜鉛を  $1\times1$  0 19 c m -3 程度含む p 型 -3 名と同様に -3 以上であることが好ましい。

【0040】半導体層20は、更に、ソース電極13に 対応して設けられたソース層27aおよびソースコンタ クト層27bと、ドレイン電極14に対応して設けられ たドレイン層28aおよびドレインコンタクト層28b とを有している。ソース層27aは、ソース電極13と チャネル層23との間において第1の障壁層24に対応 して設けられており、第1の障壁層24よりも低い抵抗 を有することによりソース電極13とチャネル層23と を電気的に接続するようになっている。例えば、このソ ース層27aは、第1の障壁層24を構成する元素とソ ース電極13を構成する元素とを主成分とする合金化層 により構成されるか、n型不純物を高濃度に含むn型半 導体により構成されるか、またはインジウムなどを含む ことにより第1の障壁層24よりも大きな電子親和力お よび狭いバンドギャップを有するIII-V族化合物半 導体により構成されることで低抵抗化されている。ま た、それらのうちの複数の要素を兼ね備えることにより 低抵抗化されていてもよい。なお、ソース層27aの厚 さは第1の障壁層24より薄くても厚くてもよいが、こ こでは第1の障壁層24と同じ例えば80nmとされた 場合について図示し、説明する。

【0041】ソースコンタクト層27bは、ソース層27aとソース電極13との間において表面層25に対応して設けられており、表面層25よりも低い抵抗を有することによりソース電極13とチャネル層23とを電気的に接続するようになっている。すなわち、このソースコンタクト層27bは、例えば、表面層25を構成する元素とソース電極13を構成する元素とを主成分とする合金化層により構成されるか、n型不純物を高濃度により本どを含むことにより表面層25よりも大きな電子親和力および狭いバンドギャップを有するIIIーV族化合物半導体により構成されることで低抵抗化されている。また、これらのうちの複数の要素を兼ね備えることにより、なお、ソースコンタクト層低抵抗化されていてもよい。なお、ソースコンタクト層

27bの厚さは表面層25と同一であり、例えば10nmと薄くされている。

【0042】ドレイン層28aは、ドレイン電極14とチャネル層23との間において第1の障壁層24に対応して設けられており、第1の障壁層24よりも低い抵抗を有することによりドレイン電極14とチャネル層23とを電気的に接続するようになっている。すなわち、ドレイン層28aはソース層27aと同様の構成を有している。ドレインコンタクト層28bは、ドレイン層28aとドレイン電極14との間において表面層25に対応して設けられており、表面層25よりも低い抵抗を有することによりドレイン電極14とチャネル層23とを電気的に接続するようになっている。すなわち、ドレインコンタクト層28bはソースコンタクト層27bと同様の構成を有している。

【0043】なお、この半導体層20は、ソースコンタクト層27b、表面層25、p型コンタクト層26bおよびドレインコンタクト層28bにより表面が形成されており、その表面は段差のほとんどない平坦面となっている。なお、実際には、熱処理によりソース電極13とソースコンタクト層27bとの間およびドレイン電極14とドレインコンタクト層28bとの間の境界は不明瞭となっているが、図1に示したように幾何学的に境界を定義すればその表面は段差のない平坦面と言うことができる。

【0044】絶縁膜12は、例えば、厚さが200nmの窒化珪素(Si3N4)により構成されている。ソース電極13およびドレイン電極14は、例えば、基板11の側からAuGe,ニッケル(Ni)および金(Au)を順次積層した構造、または積層したのち400℃程度の熱処理によりソースコンタクト層27bおよびソース層27aあるいはドレインコンタクト層28bおよびドレイン層28aと反応して少なくとも一部が合金化した構造とされている。これにより、ソース電極13およびドレイン電極14はチャネル層23とそれぞれオーミック接続している。ゲート電極15は、例えば、基板11の側からチタン(Ti),白金(Pt)および金を順次積層した構造とされており、p型コンタクト層26bとオーミック接続している。

【0045】図2および図3は、この半導体素子のゲー 40ト電極15下におけるエネルギーバンド構成を表すものである。図2はゲート電圧Vgを印加していない状態のものであり、図3は1.3V以上のゲート電圧Vgを印加した状態のものである。なお、図2および図3では、第2の障壁層22,第1の障壁層24およびp型層26aをA10.23 Ga0.7 As混晶によりそれぞれ構成し、チャネル層23をIn0.2 Ga0.8 As混晶により構成し、p型コンタクト層26bをGaAsにより構成した場合について表している。

【0046】このように、この半導体索子は、広いバン 50

【0047】更に、チャネル層23と第1の障壁層24との伝導帯端の不連続量 $\Delta$ Ecが十分に大きく(ここでは0.31eV)、図3に示したように、ゲート電圧Vgを例えば1.3V以上印加しても、チャネル層23から見たゲート電極15方向の障壁は、ゲートリーク電流を抑制するに十分な高さを保つことができるようになっている。

【0048】加えて、第1の障壁層24のポテンシャル極小点とチャネル層23における電子の擬フェミル準位の差も十分に大きく(ここでは0.20eV以上)なるように構成されており、第1の障壁層24内に分布する電子数はチャネル層23内に分布する電子数に比べて無視できる程度に少なくなっている。よって、素子の動作時に第1の障壁層24内を流れる電流量もチャネル層23内を流れる電流量に比べて無視できる程度に少なく、チャネル層23に比べて易動度の低い第1の障壁層24内を電子が走行することによる相互コンダクタンスGmの劣化が生じないようになっている。この状況はゲート電圧Vgが1.5V程度まで保たれる。

【0049】なお、図4にこの半導体素子のドレイン電流 I dとゲート電圧 V g との関係を示し、図5に相互コンダクタンスG mとゲート電圧 V g との関係を示す。ちなみに、ここでは、第2の障壁層22,第1の障壁層24およびp型層26aをA10.23 G a 0.77 A s 混晶によりそれぞれ構成し、チャネル層23を I n 0.2 G a 0.8 A s 混晶により構成し、表面層25 および p型コンタクト層26bをGaAsにより構成した場合について示している。

【0050】このように、この半導体素子は、閾値電圧 Vthが約0Vであり、エンハンスメントモードで動作 すると共に、1.5Vまでゲート電圧Vgを印加するこ とができるという特性を有している。また、ゲート電圧 Vgの広い範囲において相互コンダクタンスGmのゲート電圧Vgに対する依存性が少なく、かつ相互コンダクタンスGmがゲート・ソース間容量Cgsと電子速度Veとの積に比例するので、ゲート・ソース間容量Cgsのゲート電圧Vgに対する依存性も少ないという特性も有している。すなわち、正電源のみでの動作が容易であり、かつ優れた歪み特性を有するようになっている。 【0051】このような構成を有する半導体素子は、例 えば、次のように動作する。

【0052】この半導体素子では、ここではエンハスメントモードなので、ゲート電極15に電圧を印加していない状態(Vg=0)においては、図6に示したように、p型層26aおよびp型コンタクト層26bにより、その直下に該当するチャネル層23の領域に電子が空乏化したあるいはチャネル層23の他の領域に比べて電子が欠乏したキャリア欠乏領域23aが形成されている(このときのエネルギーバンド構成は図2を参照)。すなわち、チャネル層23は高抵抗の状態にある。

【0053】ここで、ゲート電極15に例えば1.0V程度の正のゲート電圧Vgを印加すると、図6において示したキャリア欠乏領域23aは消失し、チャネル層23における電子数が増大し、ドレイン電流Idが変調される(このときのエネルギーバンド構成は図3を参照)。その際、リセスゲート構造において生じるような寄生抵抗成分Rrecは残存しない。よって、チャネル層23のオン抵抗Ronは低く、最大ドレイン電流Idmaxは大きくなっており、高い電力付加効率πおよび20高い電流密度が得られる。

【0054】このような半導体素子は、例えば、次のようにして製造することができる。

【0055】図7はその各製造工程を表すものである。まず、図7(A)に示したように、例えば、GaAsよりなる基板11の上に、undope-GaAsよりなる半導体成長層をエピタキシャル成長させてバッファ層21を形成したのち、undope-AlGaAs混晶よりなる半導体成長層、n型AlGaAs混晶よりなる半導体成長層およびundope-AlGaAs混晶よりなる半導体成長層を順次エピタキシャル成長させて高抵抗領域22a,キャリア供給領域22bおよび高抵抗領域22cを積層した第2の障壁層22を形成する。次いで、第2の障壁層22の上に、例えば、undope-InGaAsよりなる半導体成長層をエピタキシャル成長させてチャネル層23を形成する。

【0056】続いて、チャネル層23の上に、例えば、第1の障壁層24の高抵抗領域24a, ソース層27a およびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope-A1GaAs混晶よりなる半導体成長層31をエピタキシャル成長させる。そののち、半導体成長層31の上に、例えば、第1の障壁層24のキャリア供給領域24b, ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、n型A1GaAs混晶よりなる半導体成長層32をエピタキシャル成長させる。

【0057】半導体成長層32を形成したのち、その上に、例えば、第1の障壁層24の高抵抗領域24c, ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope-AlGa

As混晶よりなる半導体成長層33の一部を形成すると共に、第1の障壁層24の高抵抗領域24c, p型層26a, ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undopeーAlGaAs混晶よりなる半導体成長層33の残りの一部をエピタキシャル成長させる。これにより、第1の障壁層24の形成予定領域に、高抵抗領域24a, キャリア供給領域24bおよび高抵抗領域24cを積層した第1の障壁層24が形成される。

【0058】半導体成長層33を形成したのち、その上に、例えば、表面層25,p型コンタクト層26b,ソースコンタクト層27bおよびドレインコンタクト層28bの形成予定領域にそれぞれ対応して、同一工程により、n型GaAsよりなる半導体成長層34をエピタキシャル成長させる。これにより、表面層25の形成予定領域に表面層25が形成される。

【0059】半導体成長層34を形成したのち、図示しないが、メサエッチングにより、または酸素あるいはホウ素などをイオン注入することにより素子間分離を行う。素子分離を行ったのち、図7(B)に示したように、半導体成長層34の上に、例えばCVD(Chemical Vapor Deposition)法により窒化ケイ素膜を蒸着し絶縁膜12を形成する。ここでは、絶縁膜12を平坦な半導体成長層34の表面に形成するので、均一な絶縁膜12を容易に形成できるようになっている。そののち、絶縁膜12の一部をリソグラフィ技術およびエッチング技術により選択的に除去することにより、ゲート電極15の形成予定領域に開口12cを形成して半導体成長層34の表面に形成されているので、リソグラフィ工程における焦点合わせが容易となっている。

【0060】開口12cを形成したのち、例えば、拡散により600℃程度の温度でp型不純物である亜鉛を半導体成長層34,33の一部にそれぞれ導入し、p型層26aを第1の障壁層24に埋め込んで形成すると共に、p型コンタクト層26bを表面層25に埋め込んで形成する。なお、ここでは、A1GaAs混晶よりなる半導体成長層33の上にGaAsよりなる半導体成長層33の酸化が抑制されており、p型層26aを制御性よく形成できるようになっている。そののち、図7には示さないが、例えば、全面にチタン、白金および金を順次蒸着してパターン形成を行いゲート電極15を形成する。ここでは、半導体成長層34の上に直接ゲート電極15を形成するので、ゲート電極15とチャネル層23との間の距離を高い精度で制御できるようになっている。

【0061】ゲート電極15を形成したのち、絶縁膜12の一部をリソグラフィ技術およびエッチング技術により選択的に除去し、ソース電極13およびドレイン電極14の形成予定領域に開口12a,12bをそれぞれ形

成して半導体成長層34を露出させる。開口12a,1 2 bをそれぞれ形成したのち、その上に、例えばAuG e,ニッケルおよび金を順次蒸着してパターン形成を行 う。そののち、例えば400℃程度の加熱処理を行って 合金化し、ソース電極13およびドレイン電極14をそ れぞれ形成すると共に、半導体成長層33の一部に低抵 抗化したソース層27aおよびドレイン層28aをそれ ぞれ形成し、半導体成長層34の一部に低抵抗化したソ ースコンタクト層27bおよびドレインコンタクト層2 8 bをそれぞれ形成する。これにより、図1に示した半 導体素子が形成される。

【0062】なお、この半導体素子は、次のようにしても製造することができる。例えば、絶縁膜12に開口12a,12bをそれぞれ形成したのち、ソース電極13 およびドレイン電極14を形成する前に、拡散法またはイオン注入法などによりn型不純物を半導体成長層33,34の一部に導入し、n型半導体よりなるソース層27a,ソースコンタクト層27b,ドレイン層28a およびドレインコンタクト層28bをそれぞれ形成するようにしてもよい。

【0063】また、例えば、絶縁膜12に開口12a, 12bをそれぞれ形成したのち、ソース電極13およびドレイン電極14を形成する前に、インジウムなどの金属を半導体成長層33,34の一部と合金化させ、第1の障壁層24よりも大きな電子親和力および狭いバンドギャップを有するソース層27aおよびドレイン層28aをそれぞれ形成すると共に、表面層25よりも大きな電子親和力および狭いバンドギャップを有するソースコンタクト層27bおよびドレインコンタクト層28bをそれぞれ形成するようにしてもよい。

【0064】更に、例えば、絶縁膜12に開口12a, 12bをそれぞれ形成したのち、ソース電極13およびドレイン電極14を形成する前に、その両方を行い、それらをそれぞれ形成するようにしてもよい。ちなみに、これらの方法によりソース層27a, ソースコンタクト層27b, ドレイン層28aおよびドレインコンタクト層28bをそれぞれ形成する場合には、ソース電極13およびドレイン電極14を形成する際の加熱による合金化処理工程において、通常より加熱温度を低くしたり、あるいは加熱時間を短くするようにしてもよい。また、合金化処理を省略してもよい。

【0065】このように本実施の形態に係る半導体素子によれば、ゲート電極15に対応してp型層26aを備えると共に、このp型層26aとゲート電極15との間にp型層26aよりも大きな電子親和力および狭いバンドギャップを有するp型コンタクト層26bを備えるようにしたので、ビルトイン電圧を大きくすることができ、よってゲート電極15に大きな正電圧を印加でき、正電源のみによる動作が容易となると共に、p型層26aおよびp型コンタクト層26bとゲート電極15との50

接触抵抗を小さくすることができる。

【0066】また、ゲート電極15に正電圧を印加した場合に、チャネル層23において寄生抵抗成分Rrecがほとんど残存せず、オン抵抗Ronを低くすることができ、高い電力付加効率nを得ることができる。更に、ビルトイン電圧が大きいので、従来と同程度の閾値電圧を得るにはキャリア供給領域22b,24bの不純物濃度を高くする必要が生じ、それによりいわゆるソース抵抗が低くなり、オン抵抗Ronを小さくすることができる。加えて、p型の上ので、p型層26aの酸化を抑制することができ、p型層26aを不純物の拡散により制御性よく形成することができる。

【0067】更にまた、チャネル層23とp型層26aとの間にチャネル層23よりも小さな電子親和力および広いバンドギャップを有する第1の障壁層24を備えるようにしたので、相互コンダクタンスGmおよびゲート・ソース間容量Cgsのゲート電圧Vgに対する依存性が少なく、かつ電流密度を高くすることができる。特に、本実施の形態では、ゲート電極15に大きな正電圧を印加することができるので、相互コンダクタンスGmおよびゲート・ソース間容量Cgsはゲート電圧Vgの広い範囲に渡って変動が少なく、優れた歪み特性を得ることができる。

【0068】加えてまた、第1の障壁層24のチャネル層23と反対側に表面層25を設け、p型層26aを第1の障壁層24に対して埋め込むと共に、p型コンタクト層26bを表面層25に対して埋め込み、かつ第1の障壁層24に対応してソース層27aおよびドレイン層28aを設け、表面層25に対応してソースコンタクト層27bおよびドレインコンタクト層28bを設けるようにしたので、半導体層20の表面を段差のない平坦はよける位置合わせなどが容易となり、製造を容易とすることができる。また、半導体層20をエッチングする必要がないので、製造工程を簡素化することができると共に、ゲート電極15とチャネル層23との間の距離を高い精度で制御することができ、品質を向上させることができる。

【0069】更にまた、表面層25を高濃度のn型不純物を含むn型半導体により構成するようにしたので、チャネル層23のうち表面層25に対応する領域における電子の空乏化を防止することができ、いわゆるソース抵抗を低減することができる。

【0070】加えてまた、表面層25の厚さを35nm以下に薄くするようにしたので、ソース電極13とゲート電極15との間およびソース電極13とドレイン電極14との間に電圧をそれぞれ印加しない状態において表面層25は空乏化し、n型不純物を高濃度に含んでいても、ゲート電極15とドレイン電極14との間における

逆方向の耐圧性を確保することができる。ちなみに、本実施の形態で説明したように構成すれば、例えば、ソース抵抗が0.70mmで、ゲート電極15とドレイン電極14との間における逆方向の耐圧が10 V以上の従来に比べて遜色のない特性を得ることができる。

【0071】更にまた、本実施の形態に係る半導体素子 の製造方法によれば、チャネル層23の上に、ソース層 27a, 第1の障壁層24およびドレイン層28bの形 成予定領域にそれぞれ対応して半導体成長層31,3 2,38をそれぞれ形成し、その上に、ソース層27 a, 第1の障壁層24, p型層26aおよびドレイン層 28 b の形成予定領域にそれぞれ対応して半導体成長層 33を形成し、その上に、ソースコンタクト層27b, 表面層25,p型コンタクト層26bおよびドレインコ ンタクト層28bに対応して半導体成長層34を形成し たのち、半導体成長層33,34の一部にp型不純物を それぞれ拡散させることによりp型層26aおよびp型 コンタクト層26bを形成するようにしたので、本実施 の形態に係る半導体素子を容易に製造することができ、 本実施の形態に係る半導体素子を容易に実現することが できる。

【0072】なお、この半導体素子は、上述したように ゲート電極15とドレイン電極14との間の耐圧性が高 いので、例えば、移動体通信装置などの無線通信装置に 含まれる電力増幅器に好ましく用いられる。特に、チャ ネル層23が電子速度を速くできるInGaAs混晶な どの半導体により構成される場合には、優れた高周波特 性を有するので、通信周波数がUHF(ultra high fre quency)帯以上のものに好ましく用いられる。

【0073】図8は本実施の形態に係る半導体素子を用いた無線通信装置の概略構成を表すものである。この無線通信装置は、例えば、高周波信号などの通信信号を送受信するアンテナ110と、このアンテナ110から入力された通信信号を処理信号に変換する受信部120と、処理信号を処理する信号処理回路130と、この信号処理回路から出力された処理信号を通信信号に変換する送信部140とを備えている。なお、アンテナ110と受信部120および送信部140とはスイッチ150を介して接続されており、入力された信号に応じて回路を切り換えるようになっている。

【0074】受信部120は、例えば、通信信号を増幅する低雑音増幅器121と、この低雑音増幅器121により増幅された通信信号から特定の周波数を選択するフィルタ122と、このフィルタ122を通過した通信信号を局部発振器123から発振される局部発振信号により周波数変換して処理信号とするミキサ124と、このミキサ124により変換された処理信号を増幅する広帯域IF増幅器125とを有している。すなわち、この無線通信装置は、アンテナ110に通信信号が入力されると、この通信信号をスイッチ150を介して低雑音増幅

器121により増幅し、フィルタ122により周波数の 選択をし、ミキサ124により周波数変換して処理信号 としたのち、広帯域IF増幅器125により増幅して信 号処理回路130に出力するようになっている。

【0075】送信部140は、例えば、処理信号を局部 発振器123から発振される局部発振信号により周波数 変換して通信信号とする変調器141と、この変調器1 41により変換された通信信号を増幅するドライバ増幅 器142と、このドライバ増幅器142により増幅され た通信信号の位相を変える移相器143と、移相器14 3により変換された通信信号を増幅する電力増幅器14 4とを有している。すなわち、この無線通信装置は、信 号処理回路130から処理信号が出力されると、この処 理信号を変調器141により周波数変換して通信信号と したのち、ドライバ増幅器142により増幅し、移相器 143により位相を変換し、電力増幅器144により増 幅し、スイッチ150を介してアンテナ110から出力 するようになっている。この無線通信装置では、電力増 幅器144に本実施の形態に係る半導体素子が用いられ ている。なお、本実施の形態に係る半導体素子は電力増 幅器144により適したものであるが、ドライバ増幅器 142あるいは低雑音増幅器121などに本実施の形態 に係る半導体素子を用いるようにしてもよい。

【0076】このようにこの無線通信装置によれば、本発明の半導体素子を用いた電力増幅器144を備えるようにしたので、電力増幅器144について優れた低歪み特性および高い電力付加効率を得ることができると共に、電力増幅器144を正電源のみで容易に動作させることができる。よって、無線通信装置の大きさを小型化することができ、かつ消費電力を少なくすることができる。従って、特に、携帯通信端末などの無線通信装置において、装置の小型化および使用時間の延長が可能となり、携帯を更に容易とすることができる。また、電力増幅器について優れた低歪み特性が求められるCDMAなどの通信品質の高い新しい通信方式においては、その品質を向上させることができる。

【0077】(第2の実施の形態)図9は、本発明の第2の実施の形態に係る半導体素子の構成を表すものである。この半導体素子は、半導体層40における表面層45,p型層46aおよびp型コンタクト層46bの構成がそれぞれ異なることを除き、第1の実施の形態と同一の構成を有している。よって、第1の実施の形態と同一の構成要素には同一の符号を付すと共に、対応する構成要素には十の位を"4"に変更した符号を付し、同一部分についての詳細な説明を省略する。

【0078】半導体層40は、例えば、第1の障壁層2 4のチャネル層23と反対側に、表面層45, p型層4 6 a およびp型コンタクト層46 b を第1の障壁層24 の側から順に積層して有している。

【0079】表面層45は、例えば、p型層46aとの

エッチング選択比が大きな半導体により構成されてお り、p型層46aおよびp型コンタクト層46bを形成 する際のエッチング制御性を高めるようになっている。 また、この表面層45は、ソースコンタクト層27bお よびドレインコンタクト層28bと同一工程で成長させ た半導体成長層により形成されている。よって、ソース 電極13およびドレイン電極14との接触抵抗を小さく するように、第1の障壁層24よりも大きな電子親和力 および狭いバンドギャップを有する半導体により構成さ れることが好ましい。更に、表面層45は、例えば、不 純物が添加されていないかまたは低濃度のn型不純物を 含んでいても良く、その不純物濃度は、p型層46aよ りも低く、 $2 \times 10^{17}$  c m<sup>-3</sup> 以下であることが好まし い。ゲート耐圧の低下を防止するためである。なお、こ こでの表面層45は、例えば、厚さが10nmであり、 不純物を添加しないundope-G a A s により構成されて いる。

【0080】 p型層 46aは、第1の障壁層 24に埋め込まれておらず、p型不純物を添加しながらエピタキシャル成長されたものであることを除き、第1の実施の形態におけるp型層 26aと同一の構成を有している。例えば、このp型層 46aは、厚さが 20nmであり、p型不純物として炭素(C)を $1\times10^{19}$ cm<sup>-3</sup>程度含み III 族元素におけるアルミニウムの組成比が 0.25のp型A 10.25 G 20.75 A 25 R 混晶により構成されている。

【0081】p型コンタクト層46bは、表面層45に埋め込まれておらず、p型不純物を添加しながらエピタキシャル成長されたものであることを除き、第1の実施の形態におけるp型コンタクト層26bと同一の構成を30有している。例えば、このp型コンタクト層46bは、厚さが15nmであり、p型不純物として炭素を $1\times1$ 0 $^{19}$ cm $^{-3}$ 程度含むp型GaAsにより構成されている。

【0082】なお、p型層46aとチャネル層23との間の距離を調節するために、第1の障壁層24における高抵抗領域24cの厚さは例えば12nmとなっている。

【0083】また、半導体層40の表面は、ソースコンタクト層27b、表面層45、p型コンタクト層46b およびドレインコンタクト層28bにより形成されており、p型層46aおよびp型コンタクト層46bの厚さに相当する段差を有している。この段差は70nm以下であり、表面は実質的な平坦面となっている。ここでは、例えば、35nmと極めて小さくなっている。

【0084】図10および図11は、この半導体素子の ゲート電極15下におけるエネルギーバンド構成を表す ものである。図10はゲート電圧Vgを印加していない 状態のものであり、図11は1.3 V以上のゲート電圧 Vgを印加した状態のものである。なお、図10および 50 図11では、第2の障壁層22,第1の障壁層24をAlo.23 Gao.77 As 混晶によりそれぞれ構成し、チャネル層23をIno.2 Gao.8 As 混晶により構成し、表面層45をGaAsにより構成し、p型層46aをAlo.25 Gao.75 As 混晶により構成し、p型コンタクト層46bをGaAsにより構成した場合について表している。

【0085】この半導体素子は、第1の障壁層24とp型層46aとの間にそれらよりも狭いバンドギャップを有する半導体よりなる表面層45が設けられていることを除き、第1の実施の形態と同様である。すなわち、第1の実施の形態と同様に、p型層46aにより大きなビルトイン電圧が得られるようになっており、p型コンタクト層46bによりp型層46aおよびp型コンタクト層46bとゲート電極15との接触抵抗を小さくできるようになっている。また、図11に示したように、第1の障壁層24によりゲートリーク電流を十分に防止すると共に、相互コンダクタンスGmの劣化を防止するようになっている。

【0086】このような構成を有する半導体素子は、例 えば、次のようにして製造することができる。

【0087】図12はその各製造工程を表すものである。まず、図12(A)に示したように、例えば、第1の実施の形態と同様にして、GaAsよりなる基板11の上に、undope-GaAsよりなるバッファ層21, AlGaAs混晶よりなる第2の障壁層22およびundope-InGaAsよりなるチャネル23を順次エピタキシャル成長させる。

【0088】次いで、チャネル層23の上に、例えば、第1の障壁層24の高抵抗領域24a, ソース層27a およびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope—A1GaAs混晶よりなる半導体成長層51をエピタキシャル成長させる。続いて、半導体成長層51の上に、例えば、第1の障壁層24のキャリア供給領域24b, ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、n型A1GaAs混晶よりなる半導体成長層52をエピタキシャル成長させる。

【0089】半導体成長層52を形成したのち、その上に、例えば、第1の障壁層24の髙抵抗領域24c,ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope—A1GaAs混晶よりなる半導体成長層53をエピタキシャル成長させる。これにより、第1の障壁層24の形成予定領域に、髙抵抗領域24a,キャリア供給領域24bおよび髙抵抗領域24cを積層した第1の障壁層24が形成される。そののち、半導体成長層53の上に、例えば、表面層45,ソースコンタクト層27bおよびドレインコンタクト層28bの形成予定領域にそれぞれ対応して、同一工程により、undope—GaAsよりなる半導体

成長層54をエピタキシャル成長させる。これにより、 表面層45の形成予定領域に表面層45が形成される。

【0090】半導体成長層54を形成したのち、その上に、例えば、p型A1GaAs混晶よりなる半導体成長層55をエピタキシャル成長させる。なお、この半導体成長層55はp型層46aを形成するためのものである。すなわち、ここでは、第1の実施の形態とは異なり、p型層46aを不純物の拡散ではなく不純物を添加したエピタキシャル成長により形成するようになかったことができる場合には拡散時のはらつきによりp型層46aの厚さにばらつきが生じてしまうのに対して、エピタキシャル成長によれば厚でしまうのに対して、エピタキシャル成長によれば厚さを精度良く制御することができるからである。半導体成長層55を形成したのち、その上に、例えば、p型GaAsよりなる半導体成長層56はp型コンタクト層46bを形成するためのものである。

【0091】半導体成長層56を形成したのち、図12 (B)に示したように、例えば、半導体成長層56,55をリソグラフィ技術を用いてエッチングにより選択的に除去し、p型層46aおよびp型コンタクト層46bを形成する。なお、ここでは、p型層46aとのエッチング選択比が大きい半導体よりなる表面層45が設けられているので、エッチングの制御が容易となっている。また、p型層46aおよびp型コンタクト層46bの厚さは70nm以下と薄いので、容易にエッチングできるようになっている。

【0092】そののち、図示しないが、第1の実施の形

態と同様にして素子間分離を行う。素子分離を行ったの ち、半導体成長層54およびp型コンタクト層46bの 上に、例えばCVD法により窒化ケイ素膜を蒸着し絶縁 膜12を形成する。ここでは、p型層46aおよびp型 コンタクト層46bの厚さが70nm以下と薄く、半導 体成長層54とp型コンタクト層46bとの段差が小さ いので、均一な絶縁膜12を容易に形成できるようにな っている。そののち、絶縁膜12をリソグラフィ技術を 用いてエッチングにより選択的に除去し、ゲート電極1 5の形成予定領域に開口12cを形成してp型コンタク ト層46bを露出させる。ここでは、半導体成長層54 とp型コンタクト層46bとの段差が小さいので、リソ 40 グラフィ工程における位置合わせが容易となっている。 【0093】開口12cを形成したのち、図12には示 さないが、例えば、第1の実施の形態と同様にしてゲー ト電極15を形成する。ここでも第1の実施の形態と同 様に、p型コンタクト層46bの上に直接ゲート電極1 5を形成するので、ゲート電極15とチャネル層23と の間の距離を高い精度で制御できるようになっている。 そののち、例えば、第1の実施の形態と同様にして、ソ ース電極13, ドレイン電極14, ソース層27a, ソ

ースコンタクト層26b,ドレイン層28aおよびドレ

インコンタクト層28bをそれぞれ形成する。これにより、図9に示した半導体素子が形成される。

【0094】なお、この半導体素子は、第1の実施の形態と同様に動作し、同様に用いられる。

【0095】このように本実施の形態に係る半導体素子によれば、第1の実施の形態と同様にp型層46aおよびp型コンタクト層46bを備えるようにしたので、第1の実施の形態と同様の効果を有する。

【0096】また、p型層46aおよびp型コンタクト層46bを表面層45よりもゲート電極15側に設けると共に、第1の障壁層24に対応してソース層27aおよびドレイン層28aを設け、表面層45に対応してソースコンタクト層27bおよびドレインコンタクト層28bを設けるようにしたので、半導体層40の表面を段差が70nm以下の実質的な平坦面とすることができる。よって、第1の実施の形態と同様に、製造を容易とすることができる。更に、エッチング量を少なくでき、製造工程を簡素化することができる。加えて、半導体層40をエッチングしてp型コンタクト層46bを露出させる必要がないので、第1の実施の形態と同様に、ゲート電極15とチャネル層23との間の距離を高い精度で制御することができる。

【0097】更にまた、本実施の形態に係る半導体素子の製造方法によれば、チャネル層23の上に、ソース層27a,第1の障壁層24およびドレイン層27bの形成予定領域にそれぞれ対応して半導体成長層51,52,53をそれぞれ形成し、その上に、ソースコンタクト層27b,表面層45およびドレインコンタクト層28bに対応して半導体成長層54を形成し、その上に、p型層46aおよびp型コンタクト層46bを形成するようにしたので、本実施の形態に係る半導体素子を容易に製造することができ、本実施の形態に係る半導体素子を容易に実現することができる。

【0098】加えてまた、p型層46aおよびp型コンタクト層46bをエピタキシャル成長により不純物を導入して形成するようにしたので、p型層46aの厚さを高い精度で制御することができる。よって、閾値電圧のばらつきを小さくすることができる。

【0099】(第3の実施の形態)図13は本発明の第3の実施の形態に係る半導体素子の構成を表すものである。この半導体素子は、半導体層60における第1の障壁層64,表面層65,p型層66aおよびp型コンタクト層66bの構成がそれぞれ異なることを除き、第1の実施の形態と同一の構成を有している。よって、第1の実施の形態と同一の構成要素には同一の符号を付すと共に、対応する構成要素には十の位を"6"に変更した符号を付し、同一部分についての詳細な説明を省略する

【0100】第1の障壁層64は、例えば、厚さ2nmの高抵抗領域64aと、厚さ6nmのキャリア供給領域

64bと、厚さ22nmの高抵抗領域64cと、厚さ20nmのp型層埋め込み領域64dがチャネル層23の側から順に積層された構造を有している。高抵抗領域64aおよびキャリア供給領域64bは、第1の実施の形態の高抵抗領域24aおよびキャリア供給領域24bと同一の構成を有している。高抵抗領域64cは、厚さおよびp型層66aが埋め込まれていないことを除き、第1の実施の形態の高抵抗領域24cと同一の構成を有している。

【0101】 p型層埋め込み領域 64 d は、例えば、p型層 66 a を埋め込むように対応して形成されており、高抵抗領域 64 a , 64 c およびキャリア供給領域 64 b と材料および組成が同一の半導体により構成されている。また、この p型層埋め込み領域 64 d は、 p型不純物が不活性化されているため、あるいは n型不純物により補償されているために n型または半絶縁性となっている。 p型層埋め込み領域 64 d のキャリア濃度は、例えば、  $2\times10^{17}$  c  $m^{-3}$  以下であることが好ましい。ゲート耐圧の低下を防止するためである。

【0102】表面層65は、例えば、厚さが15nmであり、p型不純物が不活性化されているため、あるいは n型不純物により補償されているためにn型または半絶縁性となっていることを除き、第1の実施の形態の表面層25と同一の構成を有している。

【0103】 p型層66aは、例えば、厚さが20nmであり、炭素などのp型不純物を添加しながらエピタキシャル成長されたものであることを除き、第1の実施の形態におけるp型層26aと同一の構成を有している。p型コンタクト層66bは、例えば、厚さが15nmであり、炭素などのp型不純物を添加しながらエピタキシャル成長されたものであることを除き、第1の実施の形態におけるp型コンタクト層26bと同一の構成を有している。

【0104】このような構成を有する半導体素子は、例えば、次のようにして製造することができる。

【0105】図14はその各製造工程を表すものである。まず、図14(A)に示したように、例えば、第1の実施の形態と同様にして、GaAsよりなる基板11の上に、undope-GaAsよりなるバッファ層21, AlGaAs混晶よりなる第2の障壁層22およびundope 40-InGaAsよりなるチャネル23を順次エピタキシャル成長させる。

【0106】次いで、チャネル層23の上に、例えば、第1の障壁層64の高抵抗領域64a, ソース層27a およびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope—A1GaAs混晶よりなる半導体成長層71をエピタキシャル成長させ、高抵抗領域64aを形成する。続いて、半導体成長層71の上に、例えば、第1の障壁層64のキャリア供給領域64b, ソース層27aおよびドレイン層28aの形成予

定領域にそれぞれ対応して、同一工程により、n型A1GaAs混晶よりなる半導体成長層72をエピタキシャル成長させ、キャリア供給領域64bを形成する。

【0107】半導体成長層72を形成したのち、その上に、例えば、第1の障壁層64の高抵抗領域64c,ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、undope—A1GaAs混晶よりなる半導体成長層73をエピタキシャル成長させ、高抵抗領域64cを形成する。そののち、半導体成長層73の上に、例えば、第1の障壁層64のp型層埋め込み領域64d,p型層66a,ソース層27aおよびドレイン層28aの形成予定領域にそれぞれ対応して、同一工程により、p型A1GaAs混晶よりなる半導体成長層74をエピタキシャル成長させ、p型層66aを形成する。すなわち、ここでは、p型層66aを不純物を添加しながらエピタキシャル成長させることにより、厚さを精度良く制御するようになっている。

【0108】半導体成長層74を形成したのち、その上に、例えば、表面層65, p型コンタクト層66b, ソースコンタクト層27bおよびドレインコンタクト層28bの形成予定領域にそれぞれ対応して、同一工程により、p型GaAsよりなる半導体成長層75をエピタキシャル成長させ、p型コンタクト層66bを形成する。 【0109】半導体成長層75を形成したのち、図14

(B) に示したように、例えば、イオン注入または不純物拡散により、半導体成長層75,74のうちの表面層65,ソースコンタクト層27b,ドレインコンタクト層28b,p型層埋め込み領域64d,ソース領域27aおよびドレイン領域28aの形成予定領域にそれぞれn型不純物を導入し、p型不純物を不活性化または補償する。これにより、p型層埋め込み領域64dおよび表面層65がそれぞれ形成される。

【0110】そののち、図14には示さないが、第1の 実施の形態と同様にして、素子分離を行い、絶縁膜1 2,ゲート電極15,ソース電極12,ドレイン電極1 4,ソース層27a,ソースコンタクト層26b,ドレイン層28aおよびドレインコンタクト層28bをそれ ぞれ形成する。これにより、図13に示した半導体素子 が形成される。

【0111】なお、この半導体素子は、半導体成長層74を形成したのち、その上に絶縁膜12を形成し、絶縁膜12の上からイオン注入して半導体成長層75,74のうちの表面層65,ソースコンタクト層27b,ドレインコンタクト層28b,p型層埋め込み領域64d,ソース領域27aおよびドレイン領域28aの形成予定領域にそれぞれn型不純物を導入するようにしても形成することができる。

【0112】また、この半導体素子は、第1の実施の形態と同様に動作し、同様に用いられる。

【0113】このように本実施の形態によれば、第1の

実施の形態において説明した効果に加えて、p型層66 a およびp型コンタクト層66bをエピタキシャル成長により不純物を導入して形成するようにしたので、p型層66aの厚さを高い精度で制御することができる。よって、閾値電圧のばらつきを小さくすることができる。

【0114】(第4の実施の形態)本実施の形態は、第1の実施の形態におけるチャネル層23を他の半導体材料により構成した例を示すものである。よって、ここでは、対応する構成要素には第1の実施の形態と同一の符号を付すと共に、図1を参照し、同一部分についての詳細な説明を省略する。

【0115】チャネル層23は、例えば、undope—In GaN混晶あるいはundope—In GaAsN混晶など、III族元素であるインジウムおよびガリウムからなる群のうちの少なくとも1種と、V族元素であるヒ素および窒素からなる群のうちの少なくとも窒素とを含むIII—V族化合物半導体により構成されており、チャネル層23と第1の障壁層24との伝導帯端の不連続量 $\Delta$ E cを更に大きくできるようになっている。

【0116】これによりこの半導体素子によれば、チャネル層23と第1の障壁層24との伝導帯端の不連続量 ΔΕcが更に大きくなり、ゲート電圧Vgの広い範囲に渡って相互コンダクタンスGmおよびゲート・ソース間 容量Cgsの変動を更に少なくすることができると共に、電流密度を更に高くすることができる。よって、更に優れた歪み特性を得ることができると共に、更に高出力化を図ることができる。

【0117】以上、実施の形態を挙げて本発明を説明し たが、本発明はこれらの実施の形態に限定されるもので はなく、種々変形することができる。例えば、上記実施 の形態においては、第1導電型がp型で第2導電型がn 型の場合について説明したが、第1導電型をn型とし第 2導電型をp型として構成してもよい。この場合、チャ ネル層23にキャリアとして正孔が蓄積され走行するこ とを除き、上記実施の形態と同様の構成を有し、同様に 動作する。また、上記実施の形態と同様に、第2の障壁 層22および第1の障壁層24,64をチャネル層23 よりも小さな電子親和力および広いバンドギャップを有 する半導体によりそれぞれ構成すれば、第2の障壁層2 2および第1の障壁層24,64の電子親和力とバンド 40 ギャップとの和をチャネル層23よりもそれぞれ大きく することができ、チャネル層23に正孔を閉じ込めるこ とができる。更に、第2の障壁層22および第1の障壁 層24,64における電子の占有を防止することがで き、動作に与える悪影響を防止することができる。

【0118】なお、上記実施の形態においては、ソース層27a, ソースコンタクト層27b, ドレイン層28 aおよびドレインコンタクト層28bがインジウムを含むことにより、第1の障壁層24または表面層25, 4 5よりも大きな電子親和力および狭いバンドギャップを 50

有する場合について説明したが、第1導電型がn型で第2導電型がp型の場合には、インジウムに代えてアンチモン (Sb) を含むようにすることにより同様の構成とすることができる。

【0119】また、上記実施の形態においては、エンハンスメントモードのものについて具体的に説明したが、本発明は、ディプレッションモードのものにも同様に適用される。

【0120】更に、上記実施の形態においては、第2の障壁層22および第1の障壁層24,64の両方にキャリア供給領域22b,24b,64bを設けるようにしたが、第2の障壁層22または第1の障壁層24,64のいずれか一方のみにキャリア供給領域を設けるようにしてもよい。

【0121】加えて、上記実施の形態においては、チャネル層23を不純物を添加しない半導体により構成するようにしたが、第2導電型半導体により構成するようにしてもよい。この場合、上記実施の形態のように第2の障壁層および第1の障壁層の少なくとも一方にキャリア供給領域を設けるようにしてもよく、それらにはキャリア供給領域を設けないようにしてもよい。

【0122】更にまた、上記実施の形態においては、チャネル層23の第1の障壁層24,64と反対側に第2の障壁層22を備えるようにしたが、本発明は、第2の障壁層を備えていないものも含んでいる。

【0123】加えてまた、上記実施の形態においては、p型不純物として亜鉛または炭素を具体的に挙げ、n型不純物としてケイ素を具体的に挙げて説明したが、マグネシウム (Mg) あるいはベリリウム (Be) などの他のp型不純物を用いるようにしてもよく、セレン (Se),ゲルマニウム (Ge),スズ (Sn) あるいは硫黄 (S) などの他のn型不純物を用いるようにしてもよい。

【0124】更にまた、上記実施の形態においては、第 1の障壁層24,64およびp型層26a,46a,6 6 a を A 1 G a A s 混晶によりそれぞれ構成する場合に ついて具体的に説明したが、InGaP混晶、AlIn GaP混晶およびAlInGaAsP混晶などによりそ れぞれ構成するようにすれば、第1の障壁層24,64 および p型層 26 a, 46 a, 66 a のバンドギャップ が更に広くなり、チャネル層23との伝導帯端の不連続 量△Ecを更に大きくすることができる。よって、ゲー ト電極15に印加できる電圧の上限を更に大きくできる と共に、ゲート電圧Vgの広い範囲に渡って相互コンダ クタンスGmおよびゲート・ソース間容量Cgsの変動 を更に少なくすることができ、かつ電流密度を更に高く することができる。よって、更に正電源での動作が容易 となると共に、更に優れた歪み特性を得ることができ、 更に高出力化を図ることができる。

【0125】加えてまた、上記実施の形態においては、

20

半導体層20,40,60を構成するIII-V族化合物半導体を具体的に挙げて説明したが、他のIII-V族化合物半導体、例えば、III族元素であるガリウム,アルミニウム,インジウムおよびホウ素(B)からなる群のうちの少なくとも1種と、V族元素である窒素,ヒ素およびリンからなる群のうちの少なくとも1種とを含む他のIII-V族化合物半導体により構成するようにしてもよい。また、III-V族化合物半導体以外の他の半導体により構成するようにしてもよい。

【0126】更にまた、上記実施の形態においては、ソース電極13,ドレイン電極14およびゲート電極15 を構成する材料について具体的に例を挙げて説明したが、他の材料によりそれぞれ構成するようにしてもよい。

【0127】加えてまた、上記実施の形態においては、 ソース層27aおよびドレイン層28aをチャネル層2 3とソース電極13またはドレイン電極14との間において第1の障壁層24,64に対応させてそれぞれ形成 するようにしたが、チャネル層23または第2の障壁層 22にまで延長させて形成するようにしてもよい。

【0128】更にまた、上記第1の実施の形態においては、拡散法により半導体成長層33,34に不純物を導入してp型層26aおよびp型コンタクト層26bをそれぞれ形成するようにしたが、イオン注入法により不純物を導入するようにしてもよい。

#### [0129]

【発明の効果】以上説明したように請求項1乃至請求項 27のいずれか1に記載の半導体素子によれば、チャネ ル層とゲート電極との間にチャネル層よりも小さな電子 親和力および広いバンドギャップを有する第1導電型層 を備えると共に、この第1導電型層とゲート電極との間 に第1導電型層よりも大きな電子親和力および狭いバン ドギャップを有する第1導電型コンタクト層を備えるよ うにしたので、ビルトイン電圧を大きくすることがで き、よってゲート電極に大きな正電圧を印加でき、正電 源のみによる動作が容易となると共に、第1導電型層お よび第1導電型コンタクト層とゲート電極との接触抵抗 を小さくすることができるという効果を奏する。また、 チャネル層に寄生抵抗成分が残存せずいわゆるソース抵 抗を低くすることができるので、電力付加効率を高める ことができるという効果も奏する。 更に、第1導電型コ ンタクト層により第1導電型層の酸化を抑制することが できるという効果も奏する。

【0130】特に、請求項9乃至請求項26のいずれか1に記載の半導体案子によれば、チャネル層と第1導電型層との間にチャネル層よりも小さな電子親和力および広いバンドギャップを有する第1の障壁層を備えるようにしたので、ゲート電圧の広い範囲に渡って相互コンダクタンスおよびゲート・ソース間容量の変動を少なくすることができ、優れた歪み特性を得ることができるとい50

う効果を奏する。また、電流密度を高くすることができ、高出力化を図ることができるという効果も奏する。【0131】また、請求項12乃至請求項22のいずれか1に記載の半導体素子によれば、第1の障壁層のチャネル層と反対側に表面層を備えるようにしたので、第1導電型コンタクト層との段差を小さくすることができ、製造を容易とすることができるという効果を奏する。

【0132】更に、請求項13乃至請求項17のいずれか1に記載の半導体素子によれば、第1導電型層を第1の障壁層に対して埋め込むと共に、第1導電型コンタクト層を表面層に対して埋め込むようにしたので、表面層と第1導電型コンタクト層との段差をなくして平坦面とすることができ、より製造を容易とすることができる。

【0133】加えて、請求項14乃至16のいずれか1に記載の半導体素子によれば、表面層を第2導電型半導体により構成するようにしたので、チャネル層のうち表面層に対応する領域におけるキャリアの空乏化を防止することができ、いわゆるソース抵抗を低減することができるという効果を奏する。

【0134】更にまた、請求項17記載の半導体素子によれば、表面層の厚さを35nm以下とするようにしたので、表面層が第2導電型不純物を含んでいても、表面層のキャリアを空乏化させることができる。よって、ゲート電極とドレイン電極との間における逆方向の耐圧性を確保することができるという効果を奏する。

【0135】加えてまた、請求項28乃至請求項37のいずれか1に記載の半導体素子の製造方法によれば、チャネル層とゲート電極との間に第1導電型層を形成する工程と、第1導電型層とゲート電極との間に第1導電型コンタクト層を形成する工程とを備えるようにしたので、本発明の半導体素子を容易に形成することができ、本発明の半導体素子を容易に実現することができる。

【0136】更にまた、請求項38記載の電力増幅器または請求項39記載の無線通信装置によれば、本発明の半導体素子を用いるようにしたので、優れた低歪み特性および高い電力付加効率を得ることができると共に、正電源のみで容易に動作させることができる。よって、小型化することができ、かつ消費電力を少なくすることができる。従って、特に、携帯通信端末において、装置の小型化および使用時間の延長が可能となり、携帯を更に容易とすることができるという効果を奏する。また、電力増幅器について優れた低歪み特性が求められるCDMAなどの通信品質の高い新しい通信方式においては、その品質を向上させることができるという効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体素子の 構成を表す断面図である。

【図2】図1に示した半導体素子のエネルギーバンド構成図であり、ゲート電極に電圧を印加していない状態のものである。

【図3】図1に示した半導体素子のエネルギーバンド構成図であり、ゲート電極に正電圧を印加している状態のものである。

【図4】図1に示した半導体素子におけるゲート電圧Vgとドレイン電流 Idとの関係を表す特性図である。

【図5】図1に示した半導体素子におけるゲート電圧Vgと相互コンダクタンスGmとの関係を表す特性図である。

【図6】図1に示した半導体素子の動作を説明するため の断面図である。

【図7】図1に示した半導体素子の各製造工程を表す断面図である。

【図8】図1に示した半導体素子を用いた無線通信装置を表す構成図である。

【図9】本発明の第2の実施の形態に係る半導体素子の 構成を表す断面図である。

【図10】図9に示した半導体素子のエネルギーバンド 構成図であり、ゲート電極に電圧を印加していない状態 のものである。

【図11】図9に示した半導体素子のエネルギーバンド 20 構成図であり、ゲート電極に正電圧を印加している状態のものである。

【図12】図9に示した半導体素子の各製造工程を表す 断面図である。


【図13】本発明の第3の実施の形態に係る半導体素子の構成を表す断面図である。


【図14】図12に示した半導体素子の各製造工程を表す断面図である。.


【図15】従来のJHFETの構成を表す断面図である。


#### 【符号の説明】

11, 211…基板、12, 212…絶縁膜、12a, 12b, 12c…開口、13, 213…ソース電極、1 4,214…ドレイン電極、15,215…ゲート電 極、20,40,60…半導体層、21,221…バッ ファ層、22, 222…第2の障壁層、22a, 22c …高抵抗領域、22b…キャリア供給領域、23、22 3…チャネル層、23a…キャリア欠乏領域、24.6 4, 224…第1の障壁層、24a, 24c, 64a, 64c…高抵抗領域、24b, 64b…キャリア供給領 域、25, 45, 66…表面層、26a, 46a, 66 a, 226…p型層 (第1導電型層)、26b, 46 b, 66b…p型コンタクト層(第1導電型コンタクト 層)、27a…ソース層、27b…ソースコンタクト 層、28a…ドレイン層、28b…ドレインコンタクト 層、31, 32, 33, 34, 51, 52, 53, 5 4, 55, 56, 71, 72, 73, 74, 75…半導 体成長層、64d…p型層埋め込み領域、110…アン テナ、120…受信部、130…信号処理回路、140 …送信部、144…電力増幅器、150…スイッチ、2 29…キャップ層












【図9】




【図14】




【図10】







【図15】







【図13】



#### フロントページの続き

(72)発明者 中村 光宏 東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内 Fターム(参考) 5F102 FA01 FA03 GB01 GC01 GD04

GJ05 GK05 GL04 GM06 GM07

GNO5 GQO3 GRO9 GSO2 GTO3

GV08 HC01 HC05

5J091 AA04 AA41 CA21 CA36 FA16

KA16 KA32 KA44 KA53 QA02

SA14 TA01 TA02

5K067 AA42 BB04

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.